PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-015602 (43) Date of publication of application: 17.01,2003

(51)Int.CI.

G09G 3/288 G09G 3/20 G09G 3/28

(21)Application number: 2001-199011 29 06 2001 (22)Date of filing:

(71)Applicant: FUJITSU LTD

(72)Inventor · AWAMOTO KENJI

HASHIMOTO YASUNOBU SAKIDA KOICHI TAKAYAMA KUNIO

(54) METHOD FOR DRIVING AC TYPE PDP AND DEVICE THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To shorten a time necessary for addressing without losing display stability.

SOLUTION: Before addressing, reset processing for equalizing the charges of all cells by applying gradually increasing voltage across a reference potential line and scan electrodes, and when addressing, selection voltage Vva1 having the same polarity as the finally applied voltage Vvr2 and being higher than it in the absolute value by a potential difference ΔV_y is applied across the scan electrodes corresponding to a selection line and the reference potential line.

LEGAL STATUS

[Date of request for examination]

25.08.2004

Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2003-15602

(43)公開日 平成15年1月17日(2003.1.17)

(P2003-15602A)

(51) Int.CL7 機別記号 FΙ テーマコート (参考) G 0 9 G 3/288 C 0 9 G 3/20 624M 5C080 3/20 624 624N 642D 3/28 642 В 3/28 E

審査請求 未請求 請求項の数8 OL (全 12 頁) 最終頁に続く

(21)出願番号 特順2001-199011(P2001-199011) 平成13年6月29日(2001.6.29) (22) 出版日

(71)出願人 000005223 常十通株式会社

神奈川県川崎市中原区 上小田中4丁目1番

15 (72)発明者 粟本 健司

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

(72)発明者 橋本 康宣

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内 (74)代理人 100086933

弁理士 久保 幸雄

最終頁に続く


(54) 【発明の名称】 AC型PDPの駆動方法および駆動装置

(57)【要約】

【課題】表示の安定度を損なうことなく、アドレッシン グの所要時間を短縮することを目的とする。

【解決手段】アドレッシングに先立って、基準電位線と スキャン電極との間に漸増波形電圧を印加することによ って全てのセルの電荷を均等化するリセット処理を行 い、アドレッシングに際して、選択ラインに対応したス キャン電極と基準電位線との間に、リセット処理におけ る最終印加電圧Vyr2と同極性でかつそれよりも電位 差∆V vだけ絶対値が大きい選択電圧V v a 1を印加す 8.

本品明に係る駆命電圧波形を代す的



【特許請求の範囲】

【請求項1】m×n 極かセルからなる表示値をもち、複数の第1表示電極と複数の第2表示電極とか計り対の面 放電のための電極対を構成するように配列され、前記電 極対と交差するように加本のアドレス電板が配列された。 3電極前放電構造のAC型PDPの駆動方法であって、 前記第2表示電極をスキャン電板として用いるライン選 択によって表示内容に応じて個々のセルの電角量を剥奪 等化するリテト処理として、当該リセット処理の終了 等化するリテト処理として、当該リセット処理の終了 時点に当該第2表示電極と基準電位線との間に電圧Vッ r 2が加わるように、前記基準電位線と前記第2表示電 極との他にが施砂券形置下を回ば終と前記第2表示電 極との他にが施砂券形置下を回ば終と前記第2表示電 極との他にが施砂券形置下を回ば終と前記第2表示電

前記アドレッシングに際して、前記第2表示電極の一部 である選択ラインに対応した第2表示電極と前記基準電 位線との間に、前記電圧ソット2表示電極と前記ま車を りも電位差ΔVッだけ絶対値が大きい電圧Vya1を印 加することを特徴とする4の型PDPの駆動方法。

【輪歩頭② | 前記アドレッシングに除して、アドレッシンクの開始から終了までの期間にわたって、前記第1表 示電陸と前定基準電位様との間に、前記りセット処理の 終了時点の印加電圧と同一またはそれよりも電位差 AV ×だけ地対航が大きいがイアス電圧V×aを印加する請 来項目 形型みるで型 PD Pの郵助方法。

【請求項3】前記電位差AVyが、10~35ボルトの 範囲内の値である請求項1記載のAC型PDPの駆動方 注

【請求項4】前記アドレッシングの1ライン当たりの所 要時間であるアドレスサイクル下acを0.8~1.4 マイクロ秒の範囲内の値に設定する請求項1記載のAC 翌PDPの原動方法。

【請求項5】前記アドレッシングに際して、前記複数の アドレス電極のうちアドレス放電を生じさせる遊択セル に対応したアドレス電極のパイアス電位と他のセルに対 応したアドレス電極の電位との差であるアドレス電圧 を、50ポルト以下の値とする請求項1記載のAC型P PPの稼動がたり

【請永項6】複数の第1表示電極と複数の第2表示電極 とが計 n対の面放電のための電極対を構成するように配 列され、前記電極対と交差するようにm本のアドレス電 極が配列された3電極面放電構造のAC型FDPの駆動 装置であって、

選択電圧Vya1の電力を出力する電源回路を有し、前 記電源回路にソェナーダイオードを連方向接続すること によって、前記選択電圧Vya1と同様性でかつそれよ りも電位差△Vyだけ絶対値が小さい電圧Vyr2を印 加するための電源が形弦を为ており。

前記第2表示電極をスキャン電極として用いるライン選択によって表示内容に応じて個々のセルの電荷量を制御するアドレッシングに先立って、全てのセルの電荷を均

等化するリセット処理として、当該リセット処理の終了 的点に当該第2表示電機と基準電位線との間に前記電圧 Vッr 2が加わるように、前記基準電位線と前記第2表 示電極との間に潮増設が電圧を印加し、かつ前記アドレ ラシングに駆けて、前記第9条元電低の一部である選択 ラインに対応した第2表示電船と前記基準電位線との間 に、前記基代程圧Vyalを印加することを特徴とする 配動軽減

【請求項7】前記ツェナーダイオードのブレークダウン 電圧が10~35 ボルトの範囲内の値である請求項6記 裁の駆動装置

【請求項8】m×n個のセルからなる表示面をもち、複 級の第1表示電極と複数の第2表示電極とが計1対の面 数電のための電極対を情報するように配列され、前記電 極対と交差するようにm本のアドレス電極が配列された 3電極面技電精海のA型PDP、および前記AC型P DPを駆動する駆動装置を備よており、

前記別動装置において、選択電圧Vya1の電力を出力 する電源関係にソェナーダイオードを逆方向接続するこ とによって、前記選択電圧Vya1と同極性でかつそれ よりも電位差△Vyだけ絶対値が小さい電圧Vyr2を 印加するための電源が形波されており、

前記駆動装置は、前記第2表示電係をスキャン電係として用いるライン選択によって表示内容に応じて個々の大いの電荷を当時するアドレッシングに先なって、全てのセルの電荷を均等化するリセット処理として、当該リセット処理の終了時点に当該第2表示電係と志博電が経め、の間に前途電圧Vッr2が加かるように、前記基準電位線と前記第2表示電係との間に満済が電圧を印加し、かつ利記アドレッシンで、原して、前記で乗りて、最の一部である選択ラインに対応した第2表示電径と可能に基準電位線との間に、前記選択電圧Vya1を印加することを特徴とする表示器で

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、AC型PDPの駅 動方法および駆動装置に関する。PDP (Pleama Displ 象) Parel: アラズマディスアノイバネル)は、テレビジ コンおよびコンピュータのモニターのどちらにも利用可 能な高速性と解像皮と変素化備えており、大両面表示で バイスとして利用されている。普及広ともかって使用環 境が多様化し、温度変化や電調電圧の変素に影響されな い安定した表示を実現する影動方法が求められている。 また、消費者の配減も重要な影響方法と また、消費者の配減も重要な影響が言がない。

[0002]

【従来の技術】カラー表示デバイスとして、面放電形式 のAC型PDPが商品化されている。ここでいう面放電 形式は、鮮度を確保する表示成電において陽極さよび除 極となる表示電板(第1電極および第2電板)を、前面 棚または背面側の基板の上に平行に配列し、表示電板針 と突差するようにアドレス電應(第3電極)を配列する 形式である。表示電極の配列には、マトリクス表示の行 毎に1対すつ配列する形態と、第13よび第2の表示電 極を交互に等間隔に配列する形態とがある。後者の場 今、配列の開端を除く表示電量は随接する2行の表示に 能かる。配列形態に係わらず、表示電極対は誘電体で被 理される。

【0003】 国放電形式のPDPの表示においては、各 作に対応づけられた表示電極対の一方(第2電播)を行 選択のためのスキャン電施として用い、スキャン電極と アドレス電極との間でのアドレス放電と、それをトリガ -とした表示電極間のアドレス放電とを生じさせること によって、表示内容に応じて誘電体の滑電量」便電荷 量)を削削するアドレッシングが行われる。アドレッシ ングの後、表示電極対に交渉極性の維持電IEV sを印加 する。維持電圧V sは(1) 式を満たす。

[0004]

 $V f_{\tau\tau} = V w_{\tau\tau} < V s < V f_{\tau\tau} \cdots (1)$

V f v : 表示電極間の放電開始電圧

Vwxx:表示電極間の壁電圧

維持電圧Vsの印加により、所定量の壁電荷の存在する セルのみでセル電圧(電極に印加する船動電圧と量電圧 との和)が放電開始電圧Vf™を越えて基板面に沿った 面放電が生じる。印加周期を短くすると、視覚的に発光 が連続する。

【0005】PDPの数電セルは基本的には2億発光等 である。したがって、中間調は2レーム期間における 個々の数電セルの積分発光量を入力両度データの降調値 に応じて設定することによって再現される。カラー表示 は階調表示の一種であって、表示包は3原色の頻度の組 合せによって決まる。階調表示には、1フレームを解 の重み付けをした複数のサプフレーム(インタレース表 示の場合はサプフィールド)で構成し、サプフレーム単 位の発光(点灯)の有無の組合せによって積分発光量を 設定する方法が用いられる。

【0006】図9は原動シーケンスの概要を示す電圧波 形図である。図示において、特号以、Y、Aは順に第1 の表示電極、第2の表示電極、アドレス電極を表し、 ソビルジュカウ第1、p.p.は基示電極以、ソビ地広する

X、Yに添えた文字1~nは表示電極X、Yに対応する 行の配列順位を示し、Aに添えた文字1~mはアドレス 電板Aに対応する列の配列順位を示す。

【00の7】各サブフレー人に割り当てるサブフレー人 期間T s (14、画面の帯電分布を一様化するリセット期間TR、スキャンバルスPとまたびアドレスバルスPとまたの印加によって表示内容に応じた帯電分布を形成するアドレス開電TA、および表示がルスPSの印加によって保護値に応じた嫌度を確保するサステイン期間TRおよびアドレス期間TRおよびアドレス期間TRおよびアドレス期間TRおよびアドレス期間TRおよびアドレス期間TRおよの大学を表が、サステイン期間TSの長さは確認の単のが大 きいほど長い、駆動シーケンスはリセット期間TF・ア ドレス期間TA 表示期間TSの順序でサブフレーム毎 に載り返される各サブコレームのサステイン川間の終了 時点では、壁電電が比較的に多く残存する数電セルとは なんど残存してい敏電セルとが混合するので、次のサブ フレームのアドレッシングの信頼性を高めるために、リ セット期間下吊において電荷を均等化するリセット処理 を行う。

【0008】米国特許5745086号には、第18法 吹第2のランア電圧を放電七ルに順に印加するリセット 処理が脚示されている。穏かかな勾配のランフ電圧(衛 地波形電圧)を印加することにより、次に説明する役か、 数電の性質から、リセット処理における発光を強小とし てコントラストの低下を防ぎ、かつセル構造のバラツキ に係わらず樂電圧を任意の目標値に設定することができる。

【0009】ランプ電圧の傾きが緩やかできれば印加電 圧の上昇途中に飲けな電荷調整放電が複数何起きる。さ らに傾きを緩やかにすると放電強度が小さくなるとと し放電周期が恒くなって、連載的な放電が増や上移行し ていく。以下の説明では、周期的な電荷側整放電及び連 続的な電荷調整放電を総称して、"能小放電"と呼称す

【0010】試小敷電においては、ランア波の最終到途 毎年の設定で景電圧を制飾することができる。微小放電 中には、数度空間に加わるとル電圧Vc(一型電圧Vw 中印加電圧Vi)が、ランプ電圧の上昇によって放電網 粘稠値(以下、Vtという)を超えても、微小放電が起 ることによってセル電圧が落にVt近海で入れる。 微小放電により、ランプ電圧の上昇分とほぼ同等分だけ 整電圧が下がるのである。ランプ電圧の飛行機をVr、 ランプ電圧が見終後Vrに速にた時点の整電圧Vwと すると、セル電圧VcがVtに保たれているので、

V c = V r + V w = V t $\therefore V w = - (V r - V t)$

の関係が成立する。V は拡張电小の電気的特性で決定される 定値であるので、ランプ電圧の最終値V rの設定によって、目的とする任意の値に壁電圧を設定することができる。計しくは、放電セル間でV t に微妙な差異があったとしても、全ての放電セルについてそれぞれのV t と V w と v を加封差を均等でることができる。

【0011】図9の例では、電圧ソット1へ向けて上昇 する第1のランプ電圧を表示電陰Yと印加することによって、表示電機Xと表示電能Yとの電極間(これをXY 電極間という)、および表示電像Yとアドレス電極Aと の電極間(これをAY電監間という)に整電荷を形成す る。その後、電圧ソット2のHYで降下する第2のラン プ電圧を表示電機Yに印加することによって、XY電極 間およびAY電極間の環由Fを目標に近づれる。列 で電圧の印加工の関係を対象が、表示電機XX電位Vxr 平電圧の印加工の開助させて、表示電像XX電位Vxr 1, Vxr2vを印加する。なお、ここでの電圧の印加 は、電極を基準電位線との間に所定電圧が生じるように バイアスすることを意味する、電圧Vxr1, Vyr1 は第2のランプ電圧で必ず微小放電が起きるように選定 される。

【0012】このようなリセット処理の後にアドレッシ ングを行なう。アドレス期間TAにおいて、開始時点で 全ての表示電板Yを非選択電位Vya2にバイアスした 後、選択ラインi (1≤i≤n)に対応した表示電極Y を一時的に選択電位 Vya1 にバイアスする (スキャン パルスの印加) ライン選択に同期して 選択ラインの うちのアドレス放電を生じさせる選択セルが属する列の み、アドレス電板Aを選択電位Vaにバイアスする(ア ドレスパルスの印加),非選択セルが属する列のアドレ ス電優Aについては基準電位(通常、Oボルト)にす る。そして、表示電極Xについては、選択行と非選択行 とに係わらず、アドレッシングの開始から終了まで一定 の電位Vxaにバイアスする。サステイン期間TSで は、振幅Vsの表示バルスPsを表示電極Yと表示電極 Xとに交互に印加する。印加回数は輝度の重みにほぼ比 例する。

【0013】 花来において、リセット期間 TBに表示を 條Yに印加する電圧ソッ・2は、アドレス期間 TA に印 加する選択電圧ソッコ1と同一とされ、これらの印加に 1つの電源が共用されていた。また、リセット期間TR に表示電腔Xに印加する電圧ソン・2も、アドレス期間 不のバイアス電圧X とと同一とされていた。

[0014]

【発明が解除しようとする課態】図10は発来のアドレッシングのタイムチャートである。同図では」番目のラインのスキャンパルスとアドレス数電の時間関係を示している。ライン選択電位はVya1、ライン非密択電位はVya1、アドレス非遊択電位はOェ、アドレス非遊択電位はOェ、アドレス非遊択電位は区事電位に送事電位(ここではのがルト)である。

【0015】 j番目のラインに対応した表示電極Yにス キャンパルスが印加され、アドレス電極Aにアドレス電 圧Vaが印加されると、AY電極間でアドレス放電が起 こり、ほぼ同時にXY電極間でもアドレス放電が起こっ てセル内に壁電荷が形成される。つまり、表示電極X側 を負としてXY電極間に壁電圧Vw,v-aが発生する。 【0016】アドレス放電は、スキャンバルスの印加開 始から時間も。。。だけ遅れて最大となり、時間も。。。が 経過した時点で終息する。これら時間 Uneak, Uend の 長さは、表示内容およびアドレス電圧Vaに依存し、パ ネルの温度およびセル構造のバラツキの影響を受ける。 【0017】従来では、アドレス電圧Vaが70ボルト 程度とされており、時間 took が約2マイクロ秒(μ s)であった。駆動においては、アドレス放電が終息し た後に、電極を非選択電位に戻すための時間もっが必要 である。一般的な回路デバイスを用いた場合、td2=

 2 u s であるので、1 ライン分のアドレス所要時間 (アドレスサイクル) Tac' は2, 2μsであった。 【0018】例えば、表示面のライン数が500、サブ フレーム数が10、1サブフレーム当りのリセット処理 の所要時間が300µsであるとすると、1フレームに おけるリセット期間とアドレス期間の総和は、(300 $+2.2 \times 500$ $\times 10 - 14000 \mu s$ (-14m) s)となる。フルモーション動画のフレーム周期は約1 6.7msであるので、サステイン期間に割り当て可能 な時間は約2,7(=16,7-14)msであった。 【0019】表示の輝度を高めるためにリセット期間を 短縮してサステイン期間を延長すると、電荷の均等化が 不十分となり、表示の安定が損なわれるという問題があ った。アドレスサイクルTac'を短縮すると、アドレ ス放電が終息する以前にアドレス電圧の印加を終了しな ければならない。それにより、アドレス放電後の壁電圧 Vwxy-aが不足して表示が不安定になる。また、アドレ スサイクルTac'を短縮するためにアドレス電圧Va を高くすると、アドレッシングにおける消費電力が増大 してしまう。

【0020】本発明は、表示の安定度を損なうことなく、アドレッシングの所要時間を短縮することを目的としている。他の目的はアドレッシングの消費電力を低減することである。

[0021]

【課題を解決するための手段】本発明においては、アド レッシングに先かって、基準電信線とスキャン電荷との 間に新増換炉電圧を印加することによって全てのセルの 電荷を均等化するリセット処理を行い、アドレッシング に際して、選修月インに対応したスキャン電池と基準電 位線との間に、リセット処理における最終印加電圧Vッ r 2と同極性でかつそれより6電位差入シッだり高い (線針個が上来り) 選ば座片ツェ1を引

【0022】従来の限制方法ではVya1=Vyr2化 設定されており、スキャンパルスの展福を変更すると、 それに伴って電圧Vyr26同様に変化する。このた め、選択電圧Vya16高くしてもアドレスサイクルT っと発調することができないことが中明した。このこ とを説明するために、ここでXY電極間と AY電極間と について減り放電が起こる関値電圧をVt $_{yy}$, Vt $_{xy}$

【0023】 微小放電が開始すると、その後は印加電圧 V_{Typ} , V_{Ts} , を上昇させてもセル電圧 V_{Cxp} , V_{Cs} , はそれぞれ関値電圧を V_{Ts} , V_{Ts} , に保たれる。 海岩 波形電圧が印加されて微小放電が起こっている期間で は、

 $V\,t_{xy} = V\,r_{xy} \quad V\,w_{xy}$ $V\,t_{ay} = V\,r_{ay} - V\,w_{ay}$ の関係が成り立つ。 $V\,w_{xy}$, $V\,w_{ay}$ は、 $X\,Y$ 電極間とA

Y電極間とに現れる壁電圧である。

【0024】表示電極Xに電圧Vxr2を印加しアドレ ス電極Aを基準電位とした状態で、表示電極Yの印加電 圧がVyr2に達したとき、

 $V_{C_{av}} = V_y r 2 + V_{w_{av}} = V_{t_{av}}$

V c - - V y r 2 + V x r 2 + V way - V t - v となる。その後、アドレス期間において、ある表示電極 Yに選択電圧Vya1(=Vyr2)、アドレス電極A アドレス電圧Va.表示電極XにVxa(=Vxr2) がそれぞれ印加されると、

 $V c_{av} = V y r 2 + V w_{av} + V a = V t_{av} + V a$ $V c_{xx} = V y r 2 + V x r 2 + V w_{ax} = V t_{xx}$ となる。このとき、AY、XY電極間の電圧を上げても

Vcav=Vtav+Va、Vcvv=Vtvvであり、放電 ギャップの電圧は全く変化しない。したがって、上述し たようにアドレスサイクルTacが短縮されなかった。 【0025】これに対して、本発明では図1に示すよう にリセット期間TRにおいて、表示電極Yにリセット期 間TRの終了時点にVyr2に達する漸増波形電圧を印

加し、表示電極XにVxr2を印加する。そして、アド レス期間TAにおいて、選択ラインに対応した表示電極 YにVyr2よりAVyだけ高い選択電圧Vya1を印 加する、AVvの極性は、XY、AY電極間の電位差が 広がるように選定される。

【0026】アドレス期間TAにおける表示窓棒Xの電 位Vxaは、Vxrと同 の値はたはVxrに対してX Y電極間の電位差が広がるようにΔVxを加算した値に 設定される。また、アドレス期間TAにおけるアドレス 電極Aの電位は、リセット期間TRの終了時点と同一の 値に設定される.

【0027】この場合、アドレス期間TAにおいて、選 択ラインに対応した表示電極Yに選択電圧V v a 1 (= Vyr2+ΔVy)、アドレス電棒Aにアドレス電圧V a、表示電極Xにバイアス電圧Vxa(=Vxr2+A Vx)が印加されると、

 $V c_{ay} = V t_{ay} + V a + \Delta V y$

 $V c_{xy} = V t_{yy} + \Delta V y + \Delta V x$

となる.

【0028】このように本発明の駆動方法では、従来と 比べて、AY電極間、XY電極間のそれぞれの放電ギャ ップに自加されるセル電圧 $V c_{av}$, $V c_{xv}$ がそれぞれ Δ V_{y} , $\Delta V_{y} + \Delta V_{x}$ がけ高い値になる。これにより、 図2に示すアドレス放電に係る時間 Locak, Local を従 来よりも短くすることができる。

【0029】ここで、AVxをパラメータとして測定し た ΔV y と時間 t_{nosk} , t_{ood} との関係を図3に示す。 ΔVyの値を増やすとアドレス放電の遅れは短くなる が、増やし過ぎると逆にアドレス放電の遅れが増大する ことが判明した。また、 $\Delta V \times の値はアドレス放電の遅$ れに対して $\Delta V v$ ほど影響せず、 $\Delta V x = 0$ でもよいこ

とが判った。 $\Delta V x = 0$ のときの $\Delta V y$ と時間 t_{peak} , t ... との関係を図4に示す。

【0030】図4に示すとおり、アドレス放電の遅れを 短縮するには AV vを10ボルトから35ボルトの節 囲の値に設定すれば安定した高速のアドレッシングが行 えることが判る。10ボルト $<\Delta$ Vv<35ボルトのと き、図からパルス前縁からアドレス放電の終息までの時 間t...。は、おおよそ0、8~1、2 nsの値になるこ とが判る。

【0031】実際の駆動では図2のように電極電位を非 選択状態に戻す時間も。。を見込んでアドレスサイクルT acを設定するのが望ましい。ただし、必ずしもアドレ ス放電が完全に終息してから電極電位を戻す必要はな く、アドレス放電が終息に近づいた時点をパルスの後録 としても表示の安定度に大きな影響はない。

【0032】以上の事実から、 $\Delta V x = 0 ボルト$ 、10ポルト $<\Delta V$ y<35ポルトとし、0.8 μ s<Tac <1.4 u s とすれば、安定したアドレッシングが可能 であると言える。従来と比べて、アドレスサイクルTa cが短くなるので、その短縮分をサステイン期間に割り 当てれば、表示放電の回数を増やして輝度を高めること ができる。

【0033】さらに本発明には別の効果もある。図5は アドレス電圧Vaのマージンを示すグラフである。図中 の2本の太線に挟まれた範囲内の値にVaを設定すれば 安定した表示が可能である。上述のように△Vvを10 ~35ボルトとするとき、図からVaを50ボルト以下 でかつ30ボルト以上の値に設定すればよいことが判 る。Va-70ボルト程度とする従来例と比べて、アド レス期間に消費する電力を大幅に低減することができ

[0034]

【発明の実施の形態】図6は本発明に係る表示装置の構 成図である。表示装置100は、m×n個のセルからな る表示面をもつ3電極面放電形式のAC型PDP1と、 セルを選択的に発光させるためのドライブユニット70 とから構成されており、壁掛け式テレビジョン受像機、 コンピュータシステムのモニターなどとして利用され

【0035】PDP1では、表示放電を生じさせるため の表示電極X, Yが1ライン当り1対ずつ平行配置さ 計2n本の表示電極と交差するようにアドレス電極 Aが配列されている。表示電極X, Yは表示面の水平方 向に延び、表示電極Yはアドレッシングに際してライン 選択のためのスキャン電極として用いられる。アドレス 電極Aは垂直方向に延びている。

【0036】ドライブユニット70は、駆動制御を担う 制御回路71、電源回路73、Xドライバ74、Yドラ イバア7. およびアドレスドライバ80を有している。 制御回路71は、コントローラ711およびデータ変換 【0037】ドライブユニット70にはTVチューナ、コンビュータなどの外部装置からR、G、Bの3色の解度レベルを示す多値画像テークであるフレームデータD fが、同時信号でLOCK、VSYNC、HSYNCとともに入力される。フレームデータD fは、データ 字数 簡調表示のためのサブフレームデータD s fは気傷のサブフレームを表す q ビットの表示データが、a 面面分解 まったのとも言える)、サブフレーム経解線度 m x nの 2 値画像である。サブンレームデータが、a でのをビットの確は、該当する 1つのサブフレームにおけるナブビットルの発光の要否。 妖変にはアドレスにおけるナブビクセルの発光の要否。 妖変にはアドレスにおけるナブビクセルの発光の要否。 妖変にはアドレスな配つ要するディ。

【0038】以上の構成の表示装置100によるカラー 表示の意動シーケンスは、基本的には図9で説明した駅 動シーケンスと同様である。すなわち、フレームを q個 のサブフレームで構成し、サブフレームごとにリセット 期間、アドレス期間、およびサステイン期間を割り当て マフレームを表示する。

【0039】図7は本地別の実験に係るスキャン回路の構成図、図8はスキャンドライバと呼称されるスイッチ 回路の構成度である。スキャン回路780は、10本の表 未ャンドライバ781、スキャンドライバ部に印加する 電圧を切り換えるための金個のスイッチ(詳しくはFE 丁に代表されるスイッチングデバイス)Q50、Q6 0、および都前次形電圧を発生するリセット電圧回路7 82、783を有する。各スキャンドライバ781は集 積回路装置であり、j本の表示電座Yの制御を受け持 つ。実用化されている集型的でスキャンドライバ781 において、jは60~120種である。

【0040】図8のように、各スキャンドライバ781 では、J本の表示電極Yのそれぞれに一材ずつスイッチ Qa、Qbが配置されており、J個のスイッチQaは電 源第了SDに共通接続され、J個のスイッチQbは電源 第千SDに共通接続されている。スイッチQaがオンヴ をと、表示電影ではその時点の電源場子SDの電位にバ イアスされ、スイッチQトがオンすると、表示電低Yは その時点の電源電子SLの電位にバイアスされる。制御 回路71からのスキャン制制原等SCはデータコントロ ーラ内のシフトレジスタを介してスイッチQa、Qbに 身よられ、クロックに同財したシフト動作によって所定 順序のライン選択が実現される。スキャンドライバ78 1には、サステインバルスを印加するときの電流路となるダイオーKDa、Dbもを整備と含れている。

【0041】図7に戻って、全てのスキャンドライバア 81の電源端子S Uは共通にゲイオード D 3もよびスイ ッ子似写05を力して電源(電位ツッ a 1) に接続される とともに、ダイオード D 1 を介してリセット電圧回路 7 8 2に接続されている。 シセット電圧回路 7 8 2の電源 超位はツァ 1 である。また、全てのスキャンドライバ 7 8 1 の電源端子S D は共通にダイオード D 4 2 まびス イッチ0 6 0 を介して電源(電位 V y a 2)に接続され るともに、ダイオード D 2 をかしてリセット電圧回路 7 8 3 に、電源入力としてツェナーダイオード Z D 1 を やして電位ツェ 1 で電源の機能されている、ツェナー ダイオード Z D 1 のであり機能されている。ツェナー ダイオード Z D 1 のであり機能されているであり、 接続が同はリセット電圧回路 7 8 3 と電源との間の 電流的に受けて逆方のである。

【0042】図1をも参照して、リセット期間TRにお いて、制御信号YR1Uによりリセット電圧回路782 がオンすると、電源端了SUの電位がVyr1に向かっ て所定変化率で変化する (図1の例示では電位が上昇す る)。制御信号YR2Dによりリセット電圧回路783 がオンすると、電源端子SDの電位はVya1よりΔV vだけ高いVvr2に向かって降下する。このとき、表 示電極Yからの電流は、スキャンドライバ781および ダイオードD2を経由し、リセット電圧回路783で制 御され、ツェナーダイオードZD1を逆方向に流れて電 源(電位Vya1)へ流れ込む。表示電極Yの電位と電 源電位 V_{Y} a 1 との差が ΔV_{Y} 以下になるまでは、ツェ ナーダイオードZD1を逆方向電流が流れ続け、AVy に等しくなった時点で電流は阻止され、表示電極Yはそ のときの電位に保たれる。このようにツェナーダイオー ドZD1を用い、そのブレークダウン電圧を選定するこ とにより、従来の回路を大きく変更することなく簡単に ΔVyの値を10から35ボルトの範囲内の値に設定す ることができる。

【0043】アドレス期間下へにおいて、制物信号ケス 1DによりスイッチQ50がオンすると、電源端子SU は選択電位グya1にバイアスされ、制的信号ケス2U によりスイッチQ60がオンすると、電源端子SDは計 選択電位グya2にバイアスされる。カステイン期間下 S(図9参照)においては、スイッチQ50、Q60お よびリセット電圧回路782、783はオノとされ、 キャンドライバの今全のスイッチQa、Qb1オア される。したがって、電源房子SU、SDの電位はサス イン回路790の動作に依存する。サステイン回路7 90位、表示電極Yの電位を維持電位V。または基準電 位に切り接えるためのスイッチと、XY電極間の静電容 量の充放電をLC共振を利用して高速に行う電力回収回 限とをもつ。

【 00 44 1 以下、駆動条件の設定について説明する。 本発明の実施に難して、アドレス放電量れ時間と印加電 圧との関係に基づいて、電位差入Vx、△Vァおよびア ドレスウイクルTacを設定する。具体的には、PDP 1が図3→図5の特性をもつ場合、△Vx=〇、10ボ ルトベンソンく35ボルト、0.8μs<Tac<1. 4μsに設定する。

【0045】例えば、AVx=0、AVv=25ボル ト、Tac=1、 $0\mu s$ に設定する。ここで、表示面の ライン数が500. サブフレーム数 gが10. リセット 期間TRが1サブフレーム当り300μsであると、リ セット処理およびアドレッシングに要する総時間は、 $(300+1.0\times500)\times10=8000\mu s$ (= 8ms)となる。サステイン期間に割り当て可能な当て 時間は16.7-8=8.7msである。従来ではこの 時間が2.7msであったので、本発明により最大表示 発光輝度 (ピーク輝度) を大幅に向上させることができ る。アドレスサイクルTacを短離すると、サステイン 期間の表示放電回数を増やすだけでなく、サブフレーム 数を増やして階調再現性を高めることも可能である。 【0046】なお、リセット期間の後半とアドレス期間 とで表示電極Xのバイアス電位を変更するには、Xドラ イバ74に図7の回路のように複数の電源とスイッチと を設ければよい、バイアス電位を変更しない場合。すな わち $\Delta V_X = 0$ の場合は、電位 $V_X r 2$ のバイアスと電 位Vxaのバイアスとに同じ電源を用いることで回路の 低価格化を図ることができる。

【0047】本発明ではいせット期間の終了時点とアドレッシング期間とにおける電極電位の関係が重要であって、リセット期間の波形を限定するものではない、説明では表示電極Yに電圧が上昇する純波と電圧が降下する純波を加げる2ステップの処理を例にしたが、3以トのステップから成るリセット波形であってもよいし、1つのステップから成るリセット波形であってもよい。低圧が呼下する純波を印加)であってもよい。

【0048】以上の実施形態においては、アドレス動作 の安定度を損なうことなく、サスティン期間を延長して 放電回数を増やすことができる。また、サブフレー人数 を増やし、階調表現をより情密にして面質を高めること もできる、表示装置サイズや装置重量を増やさずに両質 を高めることができる。さらに、アドレス電圧V a を 5 のボルト以下にすることができ、従来よりもアドレス消 費電力を低減することができる。

[0049]

【発明の効果】結束項1ないし結束項8の発明によれ は、表示の安定度を損なうことなく、アドレッシングの 所要時間を短縮することができる。短縮分だけ表示效電 の回数を増やして頻度を高めることができる。

【0050】請求項5の発明によれば、アドレッシング で消費する電力を低減することができる。

【図面の簡単な説明】

【図1】本発明に係る脈動電圧波形を示す図である。 【図2】本発明に係るアドレッシングのタイムチャート である。

【図3】電圧△Vyアドレス放電の遅れ時間との関係を 示すグラフである。

【図4】電圧∆Vyアドレス放電の遅れ時間との関係を 示すグラフである。

【図5】アドレス電圧Vaのマージンを示すグラフである。

【図6】本発明に係る表示装置の構成図である。

【図7】 本発明の実施に係るスキャン回路の構成図である。

【図8】スキャンドライバと呼称されるスイッチ回路の 構成団である。

【図9】駆動シーケンスの概要を示す電圧波形図である。

【図10】従来のアドレッシングノタイムチャートである。

【符号の説明】

1 PDP

X 表示電極 (第1表示電極)

Y 表示電極(第2表示電極)

A アドレス電極

TR リセット期間

TA アドレス期間


Tac アドレスサイクル


Va アドレス電圧 70 ドライブユニット (駆動装置) であって、


73 電源回路


ZD1 ツェナーダイオード


100 表示装置
















フロントページの続き

(72)発明者 崎田 康一 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 高山 邦夫

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Fターム(参考) 5000 AA05 BB05 DD03 DD08 DD26 IHI02 IHI04 IHI05 JJ02 JJ04 JJ05